19日本国特許庁

公開特許公報

①特許出願公開

昭53—66187

©Int. Cl.² H 01 L 27/04 H 01 L 21/72 H 01 L 29/70 H 03 K 19/08 **3**日本分類 99(5) **H 0** 99(5) E 2

98(5) G 221

庁内整理番号 6513—57 7514—57 6324—56 43公開 昭和53年(1978)6月13日

発明の数 4 審査請求 未請求

(全 6 頁)

郊半導体集積回路装置とその製造方法

識別記号

②特 願 昭51-141275

②出 願 昭51(1976)11月26日

⑦発 明 者 城聖一

小平市上水本町1450番地 株式 会社日立製作所武蔵工場内

⑫発 明 者 山崎和夫

小平市上水本町1450番地 株式 会社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目5

番1号

仰代 理 人 弁理士 薄田利幸

Gg8-10

明 細 書

発明の名称 半導体集積回路装置とその製造方法 特許請求の範囲

第1導電型半導体基板表面にIILの一部を 成す第2導電型埋込層とバイポーラ素子の一部を 成す第2導電型埋込層とを形成し、さらに上記第 1 導電型半導体基板上に第1 導電型半導体層を形 成し、との第1導電型半導体層表面から上配第2 導電型埋込層に到達する深さのリング状第2導電 型半導体領域を形成するととによつてIIL部と パイポーラ素子部それぞれにおいて上記第1導電 型半導体層と分離された第1導電型半導体領域を 確保し、IIL部における上記リング状第2導電 型半導体領域及び上記第2導電型組込層をIII を構成するラテラルトランジスタのペース領域及 びとれと逆導電型のインバース型トランジスタの エミッタ領域として用い、パイポーラ素子部にお ける上記リング状第2導電型半導体領域及び上記 第2 導電型埋込層をパイポーラ素子のコレクタと して用いるようにしてなるととを特徴とする半導

体集積回路裝置。

2 第1導電型半導体基板表面にIIIの一部を 成す第2導電型埋込層とパイポーラ業子の一部を 成才第2導電型運込層とを形成し、さらに上記第 1 導電型半導体基板上に第1 導電型半導体層を形 成し、この第1導電型半導体層表面から上記第2 導雷型縄込層に到達する梁さのリング状第2導電 型半導体領域を形成するととによつてIIL部と パイポーラ業子部それぞれにおいて上記第1導電 型半導体層と分離された第1導電型半導体領域を 確保し、さらにIIL部およびパイポーラ素子部 以外の第1導電型半導体層において第2導電型半 導体領域を形成し、IIL部における上記リング 状第2導電型半導体領域及び第2導電型機込層を 111を構成するラテラルトランジスタのペース 領域及びこれと逆導電型のインバース型トランジ スタのエミツタ領域として用い、バイポーラ素子 部における上記リング状第2導電型半導体領域及 び上記第2導電型組込層をパイポーラ素子のコレ クタとして用い、さらに、上記IIL部およびパ 1 ボーラ素子部以外の第1 導電型半導体層において形成した第2 導電型半導体領域内に抵抗体領域を確保してなることを特徴とする半導体象徴回路 装置。

3 第1導電型半導体基板表面に選択的に第2導 電型不納物を添加するととにより第2導電型埋込 層を形成する工程、上記算1導電型半導体基板上 に第1導電型半導体層をエピタキシャル成長させ る工程、上記第1 導電型半導体層表面から上記第 2 導電型不純物を選択的に添加するととにより上 記第2導電型進込層に到達する深さの第2導電型 半導体領域を設け、これによつてIILのラテラ ルトランジスタのペース、IILのインパース型 トランジスタのエミツタ、パイポーラ案子のコレ クタ領域を同時に形成する工程、半導体表面から 第1導電型不純物を選択的に添加するととにより IILのラテラルトランジスタのエミツタ領域、 IILのインバーストランジスタのペース領域、 バイポーラ素子のペース領域を同時に形成する工 程、半導体表面から第2導電型不純物を選択的に

版加することにより少なくともIILのインパーストランジスタのコレクタ領域とパイポーラ業子のエミッタ領域とを同時に形成する工程とを有するとを特徴とする半導体集務回路装備の数法不純物を選択的に添加することによりIILのラテラルトランジスタのペース領域を形成するに際して第1導電型不純物を強力などによりIILのラテラルトランジスタのエミッタ領域を形成するとを特徴とする特許請求の範囲第3項配収の半導体集積回路装置の製法。

5 第1導電型半導体基板表面に選択的に第2導電型型域 電型不純物を添加することにより第2導電型域込 層を形成する工程、上記第1導電型半導体基板上 に第1導電型半導体層をエピタキシャル成長させ る工程、上記第1導電型半導体層表面から上記第 2導電型不純物を選択的に添加することにより上 記解2導電型組込層に到達する深さの第2導電型 半導体領域を設け、これによつてエエエのラテラ

ルトランジスタのペース、 IIIのインパース型 レトランジスタのエミッタ、 パイポーラ繁子のコレクタ領域及び抵抗部に領域を配式が体を第1導電型 不純物を選択的のスタタ は IIIののインスタの IIIののインスタクを特徴を表面から第1導電型 アニュースの では 大きっとの では 大きっと できない アンタ 倒域 として アンタ 倒域 として アンタ の とを 特徴 とする とき を 特徴 とする とき ない アンタ 倒域 とる 半導体 集積 回路装置 の 製法。

発明の詳細な説明

本発明は I I L 繁子及び通常のペイポーラ 東子を有する半導体集積回路装置とその製造方法に関するものである。

IIL (Integrated Injection Logic) はロpn型のインバーストランジスタとpnp型 また、ラテラルトランジスタについても、そのペース幅はp型不純物の選択拡散によつて決定され、その拡散に関するホトマスクの精度、ホトレジストの精能、拡散時間によりペース幅が変化する。したがつて、ペース幅を狭く設定するととは 困難で、やはりpnpラテラルトランジスタについても電流増報率が低いという問題がある。

さらには、インバーストランジスタのコレクタ の不純物濃度が復めて高いことから、その表面に 電極を形成してもオーミック化されBBD(ショ ットキーパリアダイオード)を形成することが極 めて困難乃至不可能という問題があつた。

とれらの問題点を解決するために例えば n + 型 半導体基板に p 型 エピタキシャル成長層を形成 し、その成長層姿面に選択的に不純物の拡散をするととによつて p + 型半導体領域を形成し、 さら にその p + 型半導体領域を形成して不純物のに不純物のな数 をすることにより n + 型半導体領域を形成すると いう手段を採用することによつてインバース型 n p n トランジスタの電流増幅率の向上を図ると よが試みられたが、同一チップ内に T T L 回路を 共存する半導体集積回路に適用することは困趣で あつた。

したがつて本発明は通常のパイポーラトランジ スタとIIIとを有する半導体集積回路において、 製造工数を増すことなくIIIの構成要素をなす トランジスタの電流増編率を高めることを目的と するものである。

上記目的を遊成するための本発明の一実施態機 に係る半導体集積回路装置は、第1導電型半導体 基板表面にIILの一部を成す第2導電型埋込層 とバイポーラ素子の一部を成す第2導電到維込層 とを形成し、さらに上記第1導幣型半導体基板上 に第1導電型半導体層を形成し、この第1導電型 半導体層表面から上配第2導電型埋込層に到達す る梁さのリング状第2導電型半導体循域を形成す るととによつでエエD部とパイポーラ素子部それ ぞれにおいて上記第1導電型半導体層と分解され た第1導電型半導体領域を確保し、 III 1 部にお ける上記リング状態 2 導電型半導体領域及び上記 第2 導電型 埋込階をIILを構成するラテラルト ランジスタのペース領域及びこれと逆導電型のイ ンパース型トランジスタのエミッタ領域として用 い、パイポーラ素子部における上記リング状第2 導電型半導体領域及び上記第2導電型埋込層をバ イポーラ素子のコレクメとして用いるようにして なることを特徴とするものである。

本発明の一実施態様に係る半導体集積装置に係 る製造方法は、第1導電型半導体差板表面に選択 的に第2導電型不純物を添加することにより第2 導電型 埋込層を形成する工程、上記第1導電型半 導体基板上に第1導電型半導体層をエピタキシャ ル成長させる工程、上記第1導電型半導体層表面 から上記第2導電型不純物を選択的に添加すると とにより上記第2導電型揮込層に到達する深さの 第2 導電型半導体循域を設け、これによつてII. Lのラテラルトランジスまのペース、IILのイ ンパース型トランジスタのエミツタ、バイポーラ 素子のコレクタ領域を同時に形成する工程、半導 体表面から第1導電型不純物を選択的に添加する ことによりエエムのラテラルトランジスタのエミ ツタ領域、IILのインパーストランジスタのペ ース領域、バイポーラ素子のペース領域を同時に 形成する工程、半導体表面から第2導電型不純物 を選択的に添加するととにより少なくともIIL のインパーストランジスタのコレクタ領域とバイ ポーラ素子のエミッタ領域とを同時に形成する工

程とを有することを特徴とするものである。

以下本発明を実施例により説明する。

第1図から第10図までは本発明の一実施例に 係る製造方法を工程順に示すものである。

- (1) p型半導体基板 1 を用意し、その要面 K n 型不純物を受択拡散することにより n + 型埋込層 を形成する。(第1 図参照)
- (2) P型半導体基板1上にP型エピタキシャル成長層4を形成する。(第2図参照)
- (3) エピタキシャル成長層4接面に全面的に 810。膜3を形成し、それを選択的にエツチング することにより選択拡散用窓開部を形成する。 (第3図参照)
- (4) 上記窓開部を通じてエピタキシヤル成長幅 4 の表面に n 型不純物をイオン打込み(打込みエ オルギー 1 5 0 e V , 濃度 1 × 1 0 ¹² cm ⁻²)し、 さらにその不純物を窒素雰囲気中で引き延し拡散 (拡散温度 1 2 0 で , 拡散時間 5 ~ 6 時間) する ととにより n ⁺ 型埋込層 2 に到達する深さの n ⁻ 型半導体領域(不純物濃度 3 × 1 0 ¹⁶ cm ⁻³) 5

を形成する。この半導体領域はIII I 部においては p n p ラテラルトランジスタのペース領域および n p n パーテカルトランジスタのコレクタ電極 取出し領域を成し、パイポーラ素子部においては 抵抗体をエピタキシヤル成長層 4 から電気的に分離する領域を成す。なお、この拡散処理によって半導体表面上に全面的に 510 1 膜が成長し、拡散部上にも薄い酸化膜 3 a が形成される。(第4 図参照)

- (5) III ロ の p p p ラテラルトランジスタ におけるペース 領域上を除き半導体上にホトレジスト 験 6 を形成し、これをマスクとして 810。 膜 3 a と同じ 膜 厚分をエンチング する処理を 810。 に対して施す。これにより、 p n p ラテラルトランジスタの n 型ペース 拡散部上にのみ 窓 開部 7 が生じる。 (第5 図 42 隔)
- (6) さらにホトレジスト 6 を半導体上に全面的 に独布する。(第6図参照)
 - (7) 上記ホトレジスト6亿写真処理を施し、後

の第8工程でp型不納物の拡散をすべき部分を除去する。そして、この部分的に除去されたホトレジスト腺6をマスクとして810。腺3をエッチングする。(第7図参照)

その後、とのホトレジスト膜 6 を除去すると第 8 工程で p 型不納物の選択拡散すべき半導体部分 のみが餌出する。

(8) 半導体要面に残存する8102 腺3をマスクとしてp型不純物を拡散することによりp * 型半導体領域8を形成する。この場合の拡散は例えば拡散温度を1100で,拡散時間を30分程度とし、半導体領域の比抵抗P。が120P/口となるようにするのが好しい。(第8図参照)

このp⁺ 型半導体領域8はIII面においては、 ラテラルpnpトランジスタのエミッタとインパースnpnトランジスタのペースを成し、普通の パイポーラ素子部においてはnpnトランジスタ のペースを成し、抵抗部においては抵抗体そのも のを成すものであり、さらにはそれら以外の領域 において終始軍無取出領域をカするのである。

(9) その後、半導体製面にn型不純物を選択的に拡散することによりn + 型半導体領域9を形成する。このn + 型半導体領域9はIIL 面においてはインパースnpnトランジスタのコレクタとエミッタ電極取出し御域をなし、バイポーラ素子部においてはnpnトランジスタのエミッタと、コレクタ電極取出領域とをなし、抵抗部においては抵抗体をエピタキシヤル成長層4から分離する領域5にパイプスを与えるための電極を取り出す領域をなす。(第9図参照)

(4) その後、各貨種形成部分のB10。膜3を除去し、アルミニウム電像形成処理を施す。(第10回条照)

第10回において、B、はIIIのラテラルP
npトランジスタのエミンタ電極、B、はIII
のラテラルpnpトランジスタのコレクタ及びインパースnpnトランジスタのペース電極、C、、
C、はインパースnpnトランジスタのコレクタ 電極、B、はインパースnpnトランジスタのエ
ミッタ電極、Gは各部相互間を分離するために半 導体基板にパイアスを与えるための揺地電板、 8 はショットキーパリアダイオード 8 B D のアノー ド及びパイポーラ n p n トランジスタのペース電 板をなし、 B 。はパイポーラ n p n トランジスタ のエミッタ管板をなし、 C 。はパイポーラ n p n トランジスタのコレクタ電極をなし、 ▼ は抵抗体 分齢用パイアスを印加するための管板をなし、 R , , R 。は抵抗端子電板をなす。

本発明によれば、p型半導体基板上にp⁻型エピタキシャル成長層を形成したものにパイポーラnpn型素子をn⁺半導体縄込層を利用してII Lとともに形成するものであるから、npn型パイポーラ素子を他の領域から分離するためのアイソレーション層を形成する必要がなくなり、工程数がいたずらに増やさず、さらに集積度を低下させることがない。

また、エピタキシャル成長層に不純物を選択的 に添加して形成した n 型半導体領域 5 をパイポーラ n p n 型トランジスタのコレクタ領域として 用いるものであることから、上記 n 型半導体領域 の不純物濃度を低くすることによつて、SBDを 形成することが容易となる。

また、上記n 型半導体係域5の形成によつてIIL部のインジェクタ領域、パイポーラnpnトランジスタのコレクタと8BDカソード領域、および抵抗体分離領域を同時に形成することになり、さらには、TILのラテラルpnpトランジスタのエミッタとインパースnpnトランジスタのペース、接地電後Vの取出領域、パイポーラnpnトランジスタのペース、及び抵抗体領域をp+型半導体領域の形成という一回の工程で形成できるので工程数が少なくてすむ。

そして、TTLのラテラルpnpトランジスタのペース幅は、ペース領域の形成に用いた窓開部をB10。
展のライトエッテングによつてエミッタ拡散に隣してもそのまま残し、その窓開部を用いてエミッタの選択拡散を行うことによつてセルフアライメントが可能となり、ペース幅を着しく狭くすることができる。したがつて、ラテラルpnpトランジスタの電流増幅率を向上させるこ

とも可能なのである。

以上散明したように本発明によれば、通常のバイポーラトランジスタさらには抵抗素子を有する 半導体集費回路において、製造工数をいたずらに 増加させることなくIIIの構成要素をなすトラ ンジスタの電流増幅率を高めることができる。

なお、寄生MOBの発生を防止するために、可 記載B工程において又は、その後に第8図。及び Dの箇所にp⁺ 拡散又はp⁺ イオン打込みを行な つてもよい。

本発明はIIIと、他のパイポーラ素子さらに はIIIを同一半導体チップに有する半導体集積 回路に有効に適用するととができる。


図面の簡単な説明


各図面は本発明方法における製造態様を工程制に示すものであり、第1図は塩込層形成工程、第2図はエピタキシャル層形成工程、第3図は810、譲を選択的に形成する工程、第4図はロー型半導体領域形成工程、第5図はTTLのラテラル
Pnphランジスタのエミッタ連択拡動用窓場が

現存工程、第6図はホトレジスト膜全面形工程、 第7図は8102膜の運织的エッテング工程、第8 図はp + 型半導体領域形成工程、第9図は n + 型 半導体領域形成工程、第10図は電板形成工程を 示す断図図である。

1 ・・p型半導体基板、2 ・・n + 型埋込層、3 ・・ 810g膜、3 a ・・ 810g膜、4 ・・ p ⁻ 型半導体成長層、5 ・・ n ⁻ 型半導体領域、6 ・・ ホトレジスト膜、7 ・・ 窓開部、8 ・・ p ⁺ 型半導体領域、9 ・・ n ⁺ 型半導体領域、10 ・・電標。

代風人 弁理士 賽 田 利 奉加之人





CLIPPEDIMAGE= JP353066187A

PAT-NO: JP353066187A

DOCUMENT-IDENTIFIER: JP 53066187 A

TITLE: SEMICONDUCTOR INGEGRATED CIRCUIT DEVICE AND

ITS PRODUCTION

PUBN-DATE: June 13, 1978

INVENTOR-INFORMATION:

NAME

JO, SEIICHI

YAMAZAKI, KAZUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO: JP51141275

APPL-DATE: November 26, 1976

INT-CL (IPC): H01L027/04;H01L021/72;H01L029/70;H03K019/08

US-CL-CURRENT: 438/FOR.215,438/325

ABSTRACT:

PURPOSE: To increase the current amplification factors of the transistors of

an

I<SP>2</SP>L without increasing the number of steps in an IC of ordinary

bipolar transistors and resistance elements and an I<SP>2</SP>L.

COPYRIGHT: (C)1978, JPO& Japio

08/01/2002, EAST Version: 1.03.0002